初探Verilog
Verilog是一種硬體描述語言(HDL, Hardware Description Language)，在不用真正架設電路或繪製電路圖的前提之下，利用其特有的語法，便可 描述硬體的組成架構 、或是 描述硬體的行為 ；同時也可以用來 架設虛擬的驗證平台 ，對描述的硬體進行驗證，以確定硬體的行為符合預期。 如下的電路，若以電路圖的形式來管理與開發，當電路越來越複雜時，往往變得不易維護。以下分別就硬體描述語言的「 起源 」、「 用途 」及「 特性 」分別說明。由於在業界使用Verilog的機會較高，因此後面會以Verilog為例來做說明。 (圖片來源：https://www.pexels.com )